A compiled Cycle Accurate Simulation for Hardware Architecture
Data and Resources
Additional Info
| Field | Value |
|---|---|
| Source | A compiled Cycle Accurate Simulation for Hardware Architecture |
| Author | Bullich, Adrien, Briday, Mikaël, Béchennec, Jean-Luc, Trinquet, Yvon |
| Maintainer | CCSD |
| Last Updated | May 7, 2026, 01:56 (UTC) |
| Created | May 7, 2026, 01:56 (UTC) |
| Identifier | hal-00943401 |
| Language | en |
| Rights | https://about.hal.science/hal-authorisation-v1/ |
| contributor | Systèmes Temps Réel ; Institut de Recherche en Communications et en Cybernétique de Nantes (IRCCyN) ; Mines Nantes (Mines Nantes)-École Centrale de Nantes (ECN)-Ecole Polytechnique de l'Université de Nantes (EPUN) ; Université de Nantes (UN)-Université de Nantes (UN)-PRES Université Nantes Angers Le Mans (UNAM)-Centre National de la Recherche Scientifique (CNRS)-Mines Nantes (Mines Nantes)-École Centrale de Nantes (ECN)-Ecole Polytechnique de l'Université de Nantes (EPUN) ; Université de Nantes (UN)-Université de Nantes (UN)-PRES Université Nantes Angers Le Mans (UNAM)-Centre National de la Recherche Scientifique (CNRS) |
| coverage | VENICE, Italy |
| creator | Bullich, Adrien |
| date | 2013-10-27T00:00:00 |
| harvest_object_id | a05d13d1-5fb6-429a-98dd-361b41ac0ab8 |
| harvest_source_id | 3374d638-d20b-4672-ba96-a23232d55657 |
| harvest_source_title | test moissonnage SELUNE |
| metadata_modified | 2024-01-05T00:00:00 |
| set_spec | type:COMM |